

TENT AND TRADEMARK OFFICE

In re Patent Application:

RESPONSE UNDER RULE 116
EXPEDITED HANDLING COPROCEDURES

SASAKI

Attv. Ref.:

1035-243

Serial No.:

09/487,259

Group:

2814

Filed:

January 19, 2000

Examiner:

A. Mai

For:

METHOD FOR MANUFACTURING A SEMICONDUCTOR

DEVICE USING CHEMICAL ETCHING

October 30, 2002

Assistant Commissioner for Patents Washington, D.C. 20231

REQUEST FOR RECONSIDERATION

Sir:

This paper is responsive to the office action dated July 30, 2002, and is filed prior to the expiration of the three (3) month shortened statutory period for response set by the Examiner.

Reconsideration and allowance of the subject patent application are respectfully requested.

Claims 1, 3-5, 9, 13 and 14 were rejected under 35 U.S.C. Section 103(a) as allegedly being unpatentable over Mutsumi *et al.* (JP 63-117445A).

As explained in the prior response, in Mutsumi *et al.* wax gets into the grooves between the chips thereby coating the cut faces with wax. In particular, Figure 2(d) of Mutsumi *et al.* illustrates that the wax gets into the grooves between the chips and Figure 2(f) shows adjacent chips adhered together by the wax n a post-etching step. When wax

gets into the grooves between the chips, the sides of the chips damaged by dicing cannot be etched by etchant, even if the etching process removes the residual portions. In contrast, the method of claim 1 calls for, among other things, the chemical etching to remove damaged areas in a cut face of the semiconductor wafer resulting from the semi-full dicing process.

In response to these arguments, the office action alleges that page 4 of the Mutsumi *et al.* translation clearly discloses "[U]pon dicer test, cracks occur from these irregularities, and these cracks are developed by the machining distortions. Therefore, the chips after the dicing process is (sic) immersed in an etchant so that the machining-affected layer is removed so as to form a smooth surface." However, the aforementioned sentences are from the translation of Goto (JP 07-161665) rather than from the translation of Mutsumi *et al.* Thus, the "smooth surface of the machine-effected layer" to which the office action refers is that of Goto, not Mutsumi *et al.* For the Examiner's convenient references, the translations of relevant passages of Goto and Mutsumi *et al.* are resubmitted herewith.

In summary, Applicant continues to believe that the process set forth in Mutsumi *et al.* results in wax on the sides of chips subjected to semi-full dicing as explained at page 9-10 of the specification of the subject application:

Moreover, in [Mutsumi *et al.*], chipping and cracks tend to occur due to breaking after washing, and since the cut face 107a, subjected to the semi-full dicing is coated with wax 117, it is not possible to carry out chemical etching on the cut face 107a after the dicing process, resulting in problems of fine cracks in the cut face, a machining-affected layer and chipping and cracking. In addition, in [Mutsumi *et al.*], a removing process for wax 117 is required, and the process after removal of the wax 117 has to be carried out on each piece of the semiconductor chips 107; therefore, a problem arises with working efficiency.

Serial No.: **09/487,259**

Thus, Mutsumi et al. does not teach or suggest that, inter alia, the damaged areas in a cut face of a semiconductor wafer resulting from a semi-full dicing process be removed by a chemical etching in which the residual portions are removed as claimed.

Accordingly, Applicant submits that claims 1, 3-5, 9, 13 and 14 are not obvious over Mutsumi et al.

Claim 2 was rejected under 35 U.S.C. Section 103(a) as allegedly being unpatentable over Mutsumi et al. in view of applicant admitted prior art (JP 07-022358) as to testing prior to semi-full dicing. However, testing prior to semi-full dicing does not remedy the above-identified deficiencies of Mutsumi et al. with respect to claim 1 (from which claim 2 depends). As such, Applicant submits that claim 2 is allowable.

Claims 10-13 and 15-19 rejected under 35 U.S.C. Section 103(a) as allegedly being unpatentable over Mutsumi et al. in view of applicant admitted prior art (JP 07-022358). JP 07-22358 discloses a process in which surface polishing is performed prior to a semi-full dicing process. JP 07-22358 also discloses that the rear face of a semiconductor wafer is affixed onto a dicing tape through a carrier frame. Among other things, JP 07-22358 does not remedy the above-identified deficiencies of JP 63-117445 with respect to claim 1 (from which claims 10-13 and 15-19 depend). As such, Applicant submits that claims 10-13 and 15-19 are allowable. In addition, JP 07-22358 fails to disclose features of at least some of claims 10-13 and 15-19. For example, claim 18 calls for the protective layer holding means to have a draining means for draining etchant. No such feature is shown in JP 07-22358 and the contention that such a feature is "inherent" is conclusory. Claim 19 calls for the draining means to be formed as grooves extending

SAŜAKI

Serial No.: **09/487,259**

in a radial direction. This feature is not shown and the argument in the office action that this feature does not appear to be critical does not establish its obviousness.

Claims 10-13 and 15-17 were rejected under 35 U.S.C. Section 103(a) as allegedly being unpatentable over Mutsumi et al. in view of Usami et al. (U.S. Patent No. 5,893,746). Usami et al. discloses a method of forming a semiconductor device in which a thin semiconductor wafer 105 is placed on a tape 107 held with a frame 101. This semiconductor wafer 105 is completely cut off by means of dicing grooves 104 and separated into a plurality of chips 105'. The separated chips 105' are pushed upwardly from the back side of tape 107 by means of a heating head 106 and is urged against a substrate 102 on which an adhesive 103 has been preliminarily applied, thereby causing the chip to be thermally bonded to the substrate 102. Among other things, Usami et al. does not remedy the above-identified deficiencies of Mutsumi et al. with respect to claim 1 (from which claims 10-13 and 15-17 depend). As such, Applicant submits that claims 10-13 and 15-17 are allowable.

The pending claims are believed to be in condition for allowance and early notification to that effect is respectfully requested.

Respectfully submitted,

NIXON & VANDERHYE P.C.

Michael L/Shea

Registration No. 34,725

1100 North Glebe Road, 8th Floor Arlington, Virginia 22201-47`4

Telephone: (703) 816-4000

Facsimile: (703) 816-4100

MJS:led

ED STATES PATENT AND TRADEMAN

RESPONSE UNDER RULE 116

EXPEDITED HANDLING PROCEDURES

Atty Dkt. 1035-243

MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE

C#/M# Group Art Unit: 2814 Examiner: A. Mai Date: October 30, 2002



Assistant Commissioner for Patents Washington, DC 20231

January 19, 2000

In re Patent Application of

Serial No. 09/487,259

Sir:

SASAKI

Filed:

Title:

REQUEST FOR RECONSIDERATION

This is a response/amendment/letter in the above-identified application and includes an attachment which is hereby incorporated by reference and the signature below serves as the signature to the attachment in the absence of any other

signature thereon. Fees are attached as calculated below: Total effective claims after amendment 42 minus highest number \$ 0.00 Previously paid for 42 (at least 20) = Х \$ 18.00 5 minus highest number Independent claims after amendment \$ 0.00 Previously paid for 5 (at least 3) =Х \$ 84.00 \$ 0.00 If proper multiple dependent claims now added for first time, add \$280.00 (ignore improper) Petition is hereby made to extend the current due date so as to cover the filing date of this S 0.00 Paper and attachment(s) (\$110.00/1 month; \$400.00/2 months; \$920.00/3 months) \$ 0.00 Terminal disclaimer enclosed, add \$ 110.00 First/second submission after Final Rejection pursuant to 37 CFR 1.129(a) (\$740.00) \$ 0.00 Please enter the previously unentered . filed Submission attached **SUBTOTAL** 0.00 -\$ If "small entity," then enter half (1/2) of subtotal and subtract 0.00 Applicant claims "small entity" status.

Statement filed herewith Rule 56 Information Disclosure Statement Filing Fee (\$180.00) \$ 0.00 \$ 0.00 Assignment Recording Fee (\$40.00)

0.00

TOTAL FEE ENCLOSED \$

The Commissioner is hereby authorized to charge any deficiency, or credit any overpayment, in the fee(s) filed, or asserted to be filed, or which should have been filed herewith (or with any paper hereafter filed in this application by this firm) to our Account No. 14-1140. A duplicate copy of this sheet is attached.

1100 North Glebe Road, 8th Floor Arlington, Virginia 22201-4714

Telephone: (703) 816-4000 Facsimile: (703) 816-4100

MJS:led

Other:

NIXON & VANDERHYE P.C.

By Atty.: Michael J. Shea, Reg. No. 34,725

Signature: /////

Document6

0.00



PATENT ABSTRACTS OF JAPAN

(11) Publication number

63117445 A

(43) Date of publication of application: 21.05.88

(51) Int. CI

H01L 21/78 H01L 21/304 H01L 21/306

(21) Application number: 61263573

(71) Applicant:

CITIZEN WATCH CO LTD

(22) Date of filing: 05.11.86

(72) Inventor:

NAGANO MUTSUMI SATO TETSUO


(54) PROCESSING OF SEMICONDUCTOR WAFER

(57) Abstract:

PURPOSE. To form an ultra-thin semiconductor wafer without its breakage during a bumping process or a dicing process in such a way that its reverse side is polished by etching after the pumping and dicing processes.

CONSTITUTION: After a process to form an integrated circuit has been completed, a bump 2 is formed by an electrolytic plating method during a bumping process. During a dicing process, grooves are formed in such a way that they reach a prescribed depth as viewed from the surface of a semiconductor wafer 1 along the integrated circuit. A wax material 3 is applied in order to protect the surface of the semiconductor wafer 1 from an etching solution 4. The semiconductor wafer 1 is immersed in the etching solution 4, and the reverse side of the semiconductor wafer 1 is etched until a prescribed thickness is obtained. The semiconductor wafer 1 is washed by water so as to wash the etching solution 4 away. The semiconductor wafer 1 is broken so that an integrated circuit chip 5 can be separated.

COPYRIGHT. (C)1988.JPO&Japio



Japanese Laid-Open Patent Application No. 117445/1988 (Tokukashou 63-117445) (Published on May 21, 1988)

(A) Relevance to claim

The following is a translation of passages related to claim 1 of the present invention.

(B) Translation of the relevant passages [EMBODIMENTS]

Referring to Figures, the following description will discuss embodiments of the present invention.

Referring to Fig. 1, an explanation will be given of the first embodiment of the present invention. Fig. 1, which shows processes for carrying out a machining method of a semiconductor wafer in accordance with the first embodiment of the present invention, includes schematic cross-sectional views of the semiconductor wafer in the respective processes.

Additionally, in the first embodiment and a second embodiment (which will be discussed later), processes taken until completion of the IC formation are the same as those conventionally used.

- a) Completion of IC formation
- b) Bumping process

Bumps are formed on an IC by electrolytic plating.

c) Dicing process

Grooves are formed from the surface of an IC wafer 1 up to a predetermined depth along IC chips.

d) Wax applying process

Wax 3 is applied so as to protect the surface of the IC wafer 1 from an etchant 4.

e) Etching process

The semiconductor wafer 1 is immersed into the etchant 4 so that the surface of the semiconductor wafer 1 is subjected to an etching process until it has reached a predetermined width.

Moreover, although not shown in Fig. 1, upon completion of the etching, the semiconductor wafer 1 is washed with water so as to remove the etchant 4 therefrom.

Furthermore, the semiconductor wafer 1 is washed with a solvent so as to remove the wax from the surface thereof.

f) Breaking process

The semiconductor wafer 1 is subjected to a breaking process so as to be separated into IC chips 5.

In the above-mentioned embodiment, in order to protect the surface of the semiconductor wafer 1, the wax 3 needs to be made of a material which is resistant to the etchant 4, gives no adverse effects to the element area of the semiconductor wafer 1, and is readily washed by a

specific solvent. With respect to such a wax material, fluororesins, etc. are preferably used.

Moreover, it is necessary for the etchant 4 to have a stable etching rate to the semiconductor wafer 1, and to be less susceptible to variations in the amount of etching inside the semiconductor wafer 1. With respect to such an etchant, for example, in the case when silicon is used as a material of the semiconductor wafer 1, hydrofluoric acid, nitric acid, a mixed acid of acetic acid, etc. are preferably used.

Next, referring to Fig. 2, the following description will discuss the second embodiment of the present invention. In the same manner as Fig. 1, Fig. 2 shows processes for carrying out a machining method of a semiconductor wafer in accordance with the embodiment of the present invention, and includes schematic cross-sectional views of the semiconductor wafer in the respective processes.

Processes from a) to b) are the same as those of the first embodiment; therefore, the description thereof is omitted.

c) Dicing process

A semiconductor wafer 1 is subjected to a dicing process up to a predetermined remaining thickness. In this case, the remaining thickness 6 from dicing is

smaller than the thickness etched.

d) Wax applying process

The semiconductor wafer 1 is fixed to a supporting substrate 7 with wax 3 which provides protection to the surface of the semiconductor wafer 1 and adhesion to the supporting substrate 7.

e) Etching process

The semiconductor wafer 1, together with the supporting substrate 7, is dipped in an etchant 4 to subject the surface to etching until the semiconductor wafer 1 has a predetermined thickness.

The remaining thickness 6 from dicing is smaller than the thickness etched; therefore, when the etching process is complete, the semiconductor wafer 1 is separated into IC chips 5, but remains fixed to the supporting substrate 7.

Then, although not shown in Figure 2, after the etching process is complete, the semiconductor wafer 1 together with the supporting substrate 7 is washed in water to get rid of the etchant 4.

f) Wax washing process

The semiconductor wafer 1 together with the supporting substrate is washed in a solvent. Upon etching down to a predetermined thickness, the semiconductor wafer 1 is already separated into the IC chips 5; the

individual IC chips 5 are obtained by washing the wax 3 forming the bonding layer, without the need for breaking.

In the second embodiment, the etching process to the rear face of the semiconductor wafer 1 and the separation process into the IC chips 5 can be carried out in one process, and another advantage is that a smooth cut face is obtained without cracks and protrusions due to cleavage of monocrystal on the side face of the IC chip 5.

@ 公 開 特 許 公 報 (A) 昭63-117445

@Int CI.4

識別記号

厅内整理番号

母公開 昭和63年(1988)5月21日

H 01 L 21/78 21/304 21/306 D-7376-5F B-7376-5F

C-8223-5F

春正請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体ウェハーの加工方法

◎符 題 昭61-263573

盘出 顋 昭61(1986)11月5日

仓発 明 者 長 野

睦 東京都日無市本町 5 丁目 1 香!2号 シチズン時計株式会社

田無盟造所內

 東京都田無市本町6丁目1番12号 シチズン時計株式会社

田無製造所内

の出 類 人 シチズン時計株式会社

東京都新宿区西新宿2丁目1番1号

明 細 會

1. 発明の名称

半導体ウェベーの加工方法

2. 特許請求の範囲

ICの形成を終了した半導体ウェへ一の加工程、メイシング工程、メイシング工程、メイシング工程、ガイシングでは、カーの主体では、カーの主体では、カーを主が、カーの主体では、カーの主体では、カーの主体では、カーの主体では、カーの加工方法、カーの主体では、カーの加工方法。

3. 名 男 の 詳細 な 説 明

〔蹇葉上の利用分野〕

本発明は半導体クェハーの加工方法に関するものである。 .

(従来の技術)

半導体ウェベー型の大型化に伴ない半導体ウェ

ハーの厚さは割れや欠けを防止するために厚くなるが、半導体ウェハーをICチップに分成後パッケージに超込む際は、パッケージの薄型化を図るためにICチップ厚は薄いことが窒ましい。

そこで半導体クェハーにICを形成した後に半導体クェハー英面の研査を行ない、クェハーの状態でICの導型化加工を行なっている。

従来ICにバンプ(突起電弧)を形成する場合 には、概略第3回に示すような工程で学事体のエ ハーからICチップ分離までの加工を行なってい た。尚、IC形成までの工程の図示は省略する。

- a) IC形成工程終了
- b) クラインディング工程 半導体ウェベー1の基面を接続研磨する。
- c) パンピング工程 電筒メッキにより【Cにパンプ2を形成する。
- d) ダイシング工程
- e) ブレイキング工程

半導体クェハー!をICチップ5に分離する。 という工程であった。

【死朔が無決しようとする問題点】

以上のような理由から半導体クェハーの超序型加工が不可能であるという問題点があった。

本発明の目的に、パンピング工程あるいにデイシング工程において半導体ウェハーが 割れること たく超薄型加工が可能な半導体ウェハーの加工方法を提供するものである。

(開選点を解決するための手段]

c) ダイシング工程

半海体クェハー! の表面からICに沿って所 定の保さまで課を入れる。

d) ワックス弦布工程

半3年ウェハー1の表面をエッチングなるか ら保護するためにワックス3を盗布する。

c) エッチング工程

半導体ウェハー1をエッチング液4に受し、 所定の厚さになるまで半導体ウェハー1の憂 面をニッチングする。

また第1図中には図示してないが、ニッチング接了後半導体ウェハー1を水で洗浄しエッチング液4を洗い流す。

更に半導体クェハー1を容別で洗浄し、装面のファクス3を洗い履す。

() プレイキング工程

多少的人的是特殊的的**的情况和 图 图 图 1**1000 1100

半導体ウェハー1をプレイキングして、IC ナップ5に分離する。

上記目的を達成するためた、本別明では、半導体クェハーを所定の深さまでダインングし、半導体クェハー表面に保護のためのファクスを強布した後に半導体クェハー基面を所定の厚さだけエッナングにより研想する。

さらに半導体ウェハーをプレイキングしてIC チップに分類する。

[突落例]

以下本発明の表達例を図面に基づいて芽述する。 本発明の第1 実施例を記1 図を参照しながら設 明する。第1 図は本発明の第1 実施例による半導 体クェベーの加工方法を示す工程図であり、各工 程では半導体クェベーの断面図を模式的に示して いる。

たお、第1 実施例および第2 実施例(後述する)では、2) I C 形成工程終了。までの工程は従来 と同じである。

- a) IC形成工器装了
- b) パンピング工祭

世界メッキによりICにパンプ2を形成する。

耐性を有し、かつ半導体クェハー1の第子領域を 悪影響を及ばさず、また特定の否刻で容易に洗浄 できる材料でなければならない。このようなワッ クス材としては、402番系樹脂などが適当である。

またエッチング液 4 に半澤体ウェハー1 に対するエッチング速度が安定しており、かつ半澤体ウェハー1 内でのエッチング加工量のパラツキが小さいことが必要である。このようなエッチング液としては、例えば半澤体ウェハー1 の材質がシリコンである場合は、よっ数、硝酸、酢酸の温酸等が減当である。

またエッチングの際に途中で半済体ウェハー1を揺面しニッチング液斗を充分に提供するか、あるいはエッチング液斗を半導体ウェハー1に豊富に吹きつけるような機構とし、半済体ウェハー1円で均一なニッチングが進むようにする必要がある。

次に、本発明の第2条海州を第2図な参照しながら立明する。第2図は第1図と同様に本発明による半海体フェハーの加工方法を示す工程図であ

り、各工程では半導体クェハーの新面図を模式的 に示している。

- a)~b)の工程は第1実権例と同様であるので設明を省略する。
- c) ダイシング工程

半導体ウェハー1を所定の選厚までダイシングする。このときダイシング設厚もはエッテングする厚みより薄くしておく。

d) ワックス並布工程

学導体ウェハー1をワックス3で石英等の支持器項7に国定する。ここでワックス3は半導体ウェハー1の表面保護及び支持器項7との復着層の動きをする。

e) エッチング工程

半導体ウェハー1を支持蓄板7ごとエッテン ダ液4に受し、半導体ウェハー1が所定の厚 さになるまで裏面をニッチングする。

ダイシング製取るにエッチングする厚さより 客いので、エッチングが終了したとき半導体 クェハー1にICチップ5に分離された状態

後に行ない、かつ機械的なグラインディングではなくニッチングにより裏面研磨を行なうので半導体ウェハーに機械的なダメージを与えず割れを防止できる。

従って従来不可能であったパンプ付の半導体ク ェハーの超薄型加工が可能となるという効果がある。

4.図面の簡単な説明

・ 第1回は本発明の第1実施列を示す半導年クェ ハーの加工方法の工程図、第2回は本発明の第2 実施例を示す工程図、第3回に従来例を示す工程 図である。

1……半導体ウェハー、2……パンプ、

る……ワックス、 4……ニッテング液、

5……ICチップ、 6……ダイシング残厚、

7 … … 支持基板。

特許出版人 シテズン等計株式会社



で支持基項での固定されている。

更に知る四中には四示していないが、エッナング終了豪半導体クェハー1を支持基度7 こと水で先発しエッチング液4を洗い過す。

() ファクス洗浄工場


半導体クェハー1を支持番板7ごと溶剤で洗浄する。所定の厚さまでエッテングした時点で半導体クェハー1にICチップ5K分離されているので、透着層となっているフックスるを洗い流せばプレイキングを行なわずにICチップ5が単体で得られる。


上記第2 実施例では、半導体クェハー1 の裏面のエッチングとI C チップ 5 への分離が 1 工程で行なえ、またI C チップ 5 復面には単結晶の分類による欠けや次起がなく平滑な切断面が得られる、という利点がある。

[発明の効果]


以上の説明で明らかなように、本発明によれば 従来パンピング、ダイシング工程の前に行なって いた半等体クェベーの委屈研磨をこれらの工程の

夷 1 图





on o or unadica of devoir beach as per usubativ praeculable desirent usua desirent distribution desirent desire





PATENT ABSTRACTS OF JAPAN

(11)Publication number: 07161665

(43)Date of publication of application: 23.06.1995

(51)Int.CI.

H01L 21/301

(21)Application number: 05279175

(22)Date of filing: 09.11.1993

(71)Applicant:

SUMITOMO ELECTRIC IND LTD

(72)Inventor:

GOTO NOBORU

(30)Priority

Priority number: 05256818 Priority date: 14.10.1993 Priority country: JP


(54) DICING OF SEMICONDUCTOR WAFER AND ITS DEVICE


(57)Abstract:


PURPOSE: To provide a dicing method for splitting a semiconductor wafer into a plurality of chips and the dicing device.

CONSTITUTION: A semiconductor wafer dicing technique, which cuts a semiconductor wafer 1 into each individual device, comprises a step of forming a protective film 2 on the wafer 1, a step of cutting the wafer 1 by a dicing blade, a step of etching chemically cut surfaces 3–1 of cut chips 3 and a step of removing the film 2.









Japanese Laid-Open Patent Application No. 161665/1995
(Tokukaihei 7-161665) (Published on June 23, 1995)

(A) Relevance to claim

The following is a translation of passages related to claim 1 of the present invention.

(B) Translation of the relevant passages [EMBODIMENTS]

(Embodiment 1) Fig. 1 is an explanatory drawing that shows processes of the present invention; and Fig. 1(a) shows a process for forming a protective film, Fig. 1(b) shows a process for cutting a semiconductor wafer, Fig. 1(c) shows a process for etching the cut face of a chip, and Fig. 1(d) shows a process for removing the protective film. Fig. 2 is a schematic view that shows the structure of a dicing device, and Fig. 3 is a plan view that shows the surface of a semiconductor wafer that is to be cut. [0010] (Process for forming a protective layer) Novolak resin is dropped onto the surface of the semiconductor wafer 1 so that this is rotated within the horizontal face so as to form a protective layer 2. The resin is used for protecting the semiconductor device circuit, and is transparent so as to allow confirmation of lines that indicate a dicing area.

[0011] (Process for cutting a semiconductor wafer) As illustrated in Fig. 2, a dicing blade 12 is provided as a cutting means for cutting the semiconductor wafer 1, and a wafer fixing table 13 is provided as a wafer fixing means for securing the semiconductor wafer 1. The dicing blade 12 is attached to the main shaft 16 of a main shaft head 15 that is supported by a supporting column 14. The supporting column 14 is vertically secured to a head 17 having a fixed structure, and the main shaft head 15 is allowed to move up and down in the vertical direction along the supporting column 14. Here, the main shaft 16 extends in the horizontal direction, and is rotated at a high speed.

[0012] Here, the wafer fixing table 13, which is attached to the upper surface of the head 17, is allowed to move straight along two axes that are orthogonal to each other in horizontal directions. Moreover, the upper surface of the wafer fixing table 13 forms a horizontal wafer securing face 18 so that the face 18 is allowed to rotate in forward and reverse directions centered on an axis line in the vertical direction. The semiconductor wafer 1 is secured onto the wafer securing face 18 by means of vacuum suction, preferably in a state where it is affixed to the dicing tape 19.

[0013] Moreover, the dicing device 10 of the present

embodiment is provided with a CCD camera 20 that is an image pick-up means for picking up an image of the surface of the semiconductor wafer 1, at a lower portion of the main shaft head 16. The CCD camera 20 is capable of picking up an image of an area adjacent to the dicing blade 12. Here, the CCD camera 20 is connected to a computer 22 serving as an image-processing means through an A/D converter 21. Analog information of an image, picked up by the CCD camera 20, is digitized by the A/D converter 21, and then inputted to the computer 22. computer 22 carries out an image-processing operation on the inputted image information in accordance with a suitable algorithm so that the position of a cut line can be detected. The positional information of the cut line detected by the computer 22 is inputted to a controller (control means) 23 that controls the rotation of the dicing blade 12, the up and down movements of the main shaft head 15 and the movement in the horizontal direction of the wafer securing table 13; thus, the semiconductor wafer 1 is cut along the corresponding cut line. this device, the semiconductor wafer 1, controlled by the controller 23, is automatically cut along the center line of a scribe line S, and divided into a plurality of chips 3.

[0014] (Process for chemically etching the cut face of a

chip) When a semiconductor wafer is cut by the dicing blade, fine irregularities occur on the cut face 3-1, and machining distortions also occur thereon. Upon dicer test, cracks occur from these irregularities, and these cracks are developed by the machining distortions. Therefore, the chip 3 after the dicing process is immersed in an etchant 4 so that the machining-affected layer is removed so as to form a smooth surface.

[0015] With respect to the etchant, a sulfuric-acid-based solution (H_2SO_4 + H_2O + H_2O) or an ammonia-based solution (NH_4OH + H_2O_2 + H_2O) is preferably used. Upon application of these solutions, the etching rate is virtually set to 1 μ m/min, in which the affected layer can be removed in five minutes.

[0016] (Process for removing a protective film) The chip 3, cut as described above, is immersed in a solvent 5 such as acetone, and washed so that the protective film 2, which serves as resist, is removed.

[0017] In accordance with the above-mentioned processes, a wafer, made of GaAs, having a diameter of 3 inches is cut so as to form chips of 2 mm × 2 mm. These chips were secured onto a substrate with a bonding agent, and this was subjected to a shearing test. As a result, any of these chips were separated at a load of 8 kg, thereby indicating stable shearing strength. In contrast, the

same test was carried out on chips that had not been subjected to etching after the dicing process, and many of these had cracks at a shearing force of 4 to 5 kg.

(19)日本国特別(JP)

(12) 公開特許公報(A)

谷頭 平7 — 161665 (11)特許出版公開单号

(43)公開日 平成7年(1995)6月23日

(51) Int.CI.* H01L 21/301

小衣養養華

H01L 21/78

按据表示程序

● 単本5-279175

平成5年(1983)11月9日

(33) 東先衛士製理 (72) 無先日 (31) 東冬香 北坂 華本 | 本屋 半5-256818 8 (JP) # 5 (1993) 10/J 14 H


> (71) HUMIX 000002130 大阪府大阪市中央区北阪四丁目 6 #33 時 作文集度工業等式会計

(74)代别人,并则十二十代。他们(外2代) (72) 吳明曾 7 **党工服装式会共委员宣作形式** 神景川県東京市県区田谷町1年第一住女皇


(54) 【培明の名称】 半導体ウェースのダイシング方法及びその機能

【日内】 予美存ウェースや基準のチップに分配するた

でのメイツソグが研及びその容異に属する。 ッチングする工程と、前記保護膜2を除去する工程とも る工程と、包集されたチップ3の包集展3~1を化学エ 会ウェース | サダイワングノフード | 2万 ぜし八色屋中 **なウェーハ1の上に保護器2を形成する工程と、反や等** 【意表】 予算存むエース 1 物質ものデスイス会に密度 女で見上してる。 ナる半毒なウェースのダイツング技能に雇じ、 信記主義



Ξ





【本門を安の物理】

柏和半珠体ウェーハの上に保護機を形成する工程と、技 数でする主具存む+一くのダイシング方法。 る工程と、前間保護機を除去する工程とを含むことを修 工機と、切断されたチップの切断関を化学エッチングす **予算会のエースをダイツングプラードによって記憶する** 原す ガギ幕体ウェーンのタイジングが在れたので、 【独求項1】 半着なウェーハを置々のデバイフ等に切

のダイシンダ方法。 粮、又はアンモニア系エッチング推によってエッチング することを外徴とする前求項 1 に配義の半導体ウェーハ 【四水項2】 切断されたチップを破壊ポエッチング

する数求項1又は2に配載の半導体ウェーハのダイシン 化学エッチングし、加工度質期を除去することを特徴と 【数水模3】 切断されたチップの切断版を5ヵm以上

的記ウェース国法屈を直接接続し、から、創記ウェース 元の原する半異体ウェースのダイワンダ方法にあった。 関密し、ダイシングプレードによって資々のデバイス第 **換えるときにダイシング装置を電影から切り等し、前院** 周定面に発生する離れ場圧を検知し、貧鬼圧が規定額を 半単体ウェーベのダイウング方符。 半導体ウェーハを高幅圧から保護することを斡旋とする 【請求項4】 半導体ウェーハをウェーハ関左面に見着

関定し、ダイシングプレードによって資々のデバイス保 樹とする半角体ウェーベのダイシング製具。 え、前記半導体ウェーハを高電圧から保護することを轉 力によって作動するダイシング装置のスイッチとを開 規定資を避えたときに出力する処圧検知装置と、前記出 と、前記ウェーへ開定間に発生する開れ電圧を検知し、 前記ウェーハ国定面と大地とを電気的に接続する接地線 に囚死する半英なウェーンのダイシング装置させった。 【牌水項 6】 半導体ウェーハをウェーハ関左面に要象

【独門の「神な気見】

のチップに分割するためのダイシング方法及びその装置 【疾棄上の利用分野】本発明は、半導体ウェーハを複聚

[0002]

何えば集役回路等の亀子デパイス、レーザダイオードや 水平方向に可動なウェーへ関定アーブルと、このウェー れ、この半導体デバイスを摑々のデバイス毎に分割する スと光デバイスを複合化した光電子集積回路等が形成さ とを備えており、コントローラによる制御下、デバイス 貞方向に追認される焦波回復の題なダイシングノフード **<関北チープルに関北された半等体ウェーへに対して的** グ独団は、例えば仲間平6―89763に歩かように、 には、ダイツング装置が困ちられる。一変色なダイツン フォトダイオード等の光デパイス、あるいは電子デパイ 【従来の技術】半導体ウェーへ上には参聚のデバイス、

> 間に形成されるスクライプラインの中心学 ヒをダイシン 分割するよう構成されている。 メンフードにより 四条十 ろことにより 主義なりェースや [0003]

印加し、初原されたチップが英等環境を同じす場合がも なる場合があった。また、半導体ウェーハに関れ処圧が ウェーハのダイシング方法を提供することを目的とす った。そこで本苑明は、かかる問題点を解決した半導体 て、十分関係する彼が得られず、ダイシア民間で不良と て分割されたチップは、規定されている剪原強度に対し 【規則が解決しよりとする舞踊】このような特徴によっ

ことを物質とする。 ゲングする工程と、前記保護原を除去する工程とを含む 切断する工程と、切断されたチップの切断而を化学エッ 親と、夏半異なウェースをダイシンダブロードによった あって、前肥半海体ウェーハの上に保護機を形成するエ スイス毎に切断する半導体ウェーハのダイツング方法で メースのダイシング方指は、半導体ウェースを置すのデ 【審議を解決するための手段】未発用にかかる半異なり

破骸系エッチング級、又はアンモニア系エッチング旅に 化学エッチングし、加工変質層を除去することが好適で よってエッチングすること、また、切原因を5ヵm以上

[0006] 上配の方法において、切断されたチップを

定面を直接接続し、かつ、前記ウェーハ関点面に発生す 体ウェースのダイウンダ方根でもして、無気ウェース数 ングプレードによって資々のデバイス等に切断する半導 半導体ウェーハをウェーハ間定面に乗奪国定し、ダイシ を高程圧から保護することを特徴とする。 イシング技能を発展から初り借し、約ਈ半導体ウェーン **る機れ処圧を検知し、放乳圧が規定値を終えるときにグ** 【0008】本規則にかかる第2のダイシング方依は、

寮国応し、ダイシングプレードによって資々のデバイス イシング装置は、半導体ウェーハをウェーハ間応用に乗 個え、前記半導体ウェーハを高電圧から保護することを 紀出力によって作動するダイシング装置のスイッチとを 学報とする。 し、規定資金額えたときに出力する電圧検知装置と、何 炮線と、前院ウェーハ間皮原に現在する間れ場圧を検気 年に20年十七半美なウェーンのダイツング装置にもし て、台湾ウェース国が厄で大峯でや鳥気を示事業十の事 【0007】また、本苑明にかかるや単体ウエーハのダ

[8000]

物館すると、物質語には締かい四凸が生じ、さらに知り 過される。これに対して、本発明にかかる半導体ウェー が超点となって触れが倒じ、さらに知工版みによって破 接みを掘りしている。ダイシア民間に探して、この凹凸 【作用】半導体ウェーニをダイツングノフードによった

れるとダイジング教育の英語や別り着すので主義なウェ り、かつ、ウェース関を部に券を養以下の電圧が印加さ されることがあっても、ウェーハ国定因を存施してお するとき 発展等からの離れ電圧が半導体ウェーハに用加 た、主義なウェースやダイワングプラーで言せられ四層 食困となるので、食素強度に強いチップが得られる。ま --ハを角気圧から保護することができる。 ング原に使せきし加工密質施は際会され、早得で真正な このダイシンダ方依は、ダイシンダ機のチップをエッチ

1991十六. 【弁権例】以下、総付國際を参照して本発明の実施例を

十字原因である. 形す策異関、図3は別屋する半着谷ウェーハの食団を歩 や「気を歩き回させる。因2はタイツング製品の表式や 医やドッチングナる工物、医医(d) 技術経済を要求す (資政的1) 図112本集列の工業を提明する図であり、 100 (a) は存態機を形成する工物、同四 (b) は半期 (ウェーベを8)乗する工物、四四 (e) はチップの8)乗

西田や存職する外にダイシングエリアを示すために扱け 四代二文存職者 2 を形式する。美術は半等なデバイスの われたリインを実践するれる言葉色である。 1の製造でノボジック機能や過下し、これを大学部内で 【のの1の】(存職職や形成する工物)や異なウェーハ

おり、主軸ヘッド16は支持コラム14に拾って何直方 は、支持コラム14に支持された主軸ヘッド16の主義 強であるペッド17に何度何きとなるように関定されて 18に取り付けられている。支持コラム14は、調定禁 を開放するためのウェーハ間定学療としてウェーハ間度 おいて、半時年ウェーハ1や空原十名空原中級としてダ テーンバ13を付している。 ダイシングノレード12 **向に上下側される。又、主軸18は水平方向に延び、高** イワングメワード12を有し、東た、早華保ウェーニ1 【0011】 (中等体ウェーハを切断する工業) 間2に

第18には、半導体ウェーハ1が、貯ましくはダイシン して圧挙回方何に回信回信となっている。ウェース選を グテープ19に貼り付けられた状態で実空表徴により回 Rとなっており、この第1日は何貴方向の職員を中心と が何の2個に沿って資道可能となっている。また、ウェ 一く間皮テープル13の上側は水平なウェーン間皮膚1 17の上層に取り付けられており、見いに直交する水学 【0012】一方、ウェーハ間皮テーブル13はペッド

関係する質量を整備することができる。また、CCDカ は、中華ヘッド180下祭に、半年存りュース10安国 メラ20は、A/D炭換器21を介して、関後処理学験 る。このCCDカメラ20Hダイシングプレード12に を暴棄する需要が及であるCCDカメラ20を備えてい [0013] 東下、この装装室のダイウング装置10

> なアルゴリズムに救って国際地區し、四原ワインの位置 アープラー3の大学が石窟を中間響きるロファロージ 1.2の回転、主義ヘッド1.5の上下の及びウェース固定 出された初所ラインの位置指令は、ダイシンダブレード を検出することができる。コンピュータ22ににより検 れる。コンピュータ22は、入力された開像情報を演出 1によりデイジタル化され、コンピュータ22に入力さ ラ20で振像た開像のアナログ情報は、A/D京校県2 であるコンピュータ22に答案されている。CCDも、

体ウェーハ1を切断するようになっている。この装置に 複数のチップ3・・・3に分割される。 上をコントローラ23に制御されて自動的に切断され、 より、半導体ウェーハ1はスクライブラインSの中心線 (閼伽手段) 2.3に入力され、その切断ラインにて半導

保管される。それが、メイツンメ製のチェア3キドニチ ング終るに痩せきし、加工変質層を除去して平滑な雨を **凸が根点となって割れが生じ、さらに加工をみによって** すると、母素面3-1には触がい四点が生じ、さらに加 **「放みを促出している。ダイツア気景に戻して、11の回 鑑) 七英谷 ウェース やメイツンメンフー ドドナ ここ 空屋** 【0014】(チップの空間を完全力をリングナル)

を用いた場合、エッチング液皮は終1μm/minであ H₂O₂ + H₂O) の募款が進している。これらの表表 O₂ +H₂ O) 、あるいはアンモニア県 (NH₄ OH) り、第6分間で披賀藩を築会することができる。 【0018】 エッチング表は破壊薬(H2 SO, + H2

し、レジスタとしての保護器2や要求する。 かれたチップのセアセトン等の存在のに関える・花子 【0016】(保護課を除去する工物) このように切断

力で触れるものが多く見われた。 いても同様の気景を行なったところ、4~5kgの剪原 に対して、ダイシング機、エッチングしないチップにつ A = のウェーハや砂原し、2 mm×2 mmのチップを作 も居ちたまで覚醒し、安然した対策強度を示した。これ 原実要を行なった。その禁果、これらのチップはいずれ 製した。このチップを装着がによって拡張に固定して怠 【0017】上記の工稿に従って、貞花3インチのG a

題13に印加され、半導体ウェーハ1の創業を根据する 食養10の発養ノイメモの他の誰れ処形がウェーハ展が のか異似的被害が完全なない。そのために、ダイワング は可動機物となっており大焔との間にオイルが介在する 12によって勿断した場合、ウェーハ間皮テーブル18 実施例1で規則した工程に使ってウェーハ間応防18の 切断する工程の徴食にかかる資政を示す策略因である。 上に囲着された半導体ウェース 1 をダイシングプレード 【0018】(実施例2)四4は前記や単体ウェーハを

8 や重要等の被追集 3 0 で貢献被追すると同手に、ウェ 【0019】そこで、関係したようにウェーハ関を関1

> 装置31を続け、ウェーハ関弁関13に一定属圧以上の **満れ属圧が印加されたとき属圧薬物製度31が作動し** に、定義圧以上のトリガ製圧によって作動する種圧検知 イッチ32との間に、密まは単仮由パイプレータのよう スイッチ 32 を切断してダイシング装置10を停止させ

けることによって半導体ウェーハ1の熱毒破損を完全に 防ぐことができる。 のもあり、この場合の対策として属圧検知辞費31多数 きるが、備れ権圧の機能によってさらに防ぎされないも によって週れ個圧の印加を1V以下に改善することがで 【0020】湯魚、ウェーへ腐肉面13を捧着すること

無十ので半英存ウェーベを抵抗圧から保護することがで 以上の既圧が印加されるとダイシング装置の集業を切り 因充価を接続しており、かつ、ウェース関定面に規定値 の微れ気圧が半導体ウェーンに用加されても、ウェーン 原拠点の強いチップが終われる。また、光導在ウェーン で、平滑で真正な範囲を得ることができる。なって、剣 英宗でナースのダイジングが指は、ダイヴング等のチャ サダイミングブロー Fick って心をするとき発言される プをエッチング旅に優せきし加工変**質用を換**去するの 【期間の効果】以上説明したように、本期明にかかる字

【図用の簡単な説明】

- 1、開発アープル18とダイシング装置10の観察用メ

【既1】本発列の工機を限列する関である。

(M2)

(803)

既花四かから 【四3】勿断する半導体ウェーハの表面を示す平面囲で 【図2】本規則に使用するダイシング装置の構成を示す

側成を示す概略関である。 【関4】半導体ウェーハを切断する.L機の改良にかかる

2:保護署

3:407

ム・エッチング版 3-1:50原産

10:ダイツンダ特徴

13:ウェース開席を一ブル 12:ダイツンダン・

15: 法律ノッド

20 · CCD * * 3 18:ウェーハ間を通

22:コンピュータ 2 1 : A/D與答案

26:茯苓水量学ノメル 24:桃华耀度 23:コントローラ

31:過圧奏的採用 30:春香

32: ** 75

27/0-5/~11

